

РАЗРАБОТКА СПЕЦИАЛИЗИРОВАННЫХ АНАЛОГОВЫХ И АНАЛОГО-ЦИФРОВЫХ СБИС

АЛЕКСАНДР СМОРОДИНОВ, руководитель отдела разработки АЦП и РЧ интегральных схем, ЗАО «ПКК Миландр»

МИХАИЛ КАКОУЛИН, директор Центра проектирования интегральных схем, ЗАО «ПКК Миландр»

В статье изложены методы проектирования сложных аналоговых и смешанных интегральных схем, позволяющие создавать конкурентоспособные изделия в сжатые сроки.

ПОЛЬЗУЯСЬ СЛУЧАЕМ, РЕДАКЦИЯ ЖУРНАЛА «ЭЛЕКТРОННЫЕ КОМПОНЕНТЫ» ПОЗДРАВЛЯЕТ КОМПАНИЮ «ПКК МИЛАНДР» С 20-ЛЕТИЕМ И ЖЕЛАЕТ ЕЙ ТВОРЧЕСКИХ УСПЕХОВ И ДОЛГОЛЕТИЯ!



В современных условиях динамично развивающегося рынка жизненно необходимо постоянное улучшение технико-экономических параметров радиоэлектронных устройств. За счет чего же оно может происходить? В первую очередь, за счет увеличения функциональности, удешевления и улучшения их параметров. Все эти три характеристики достигаются одновременно только при увеличении степени интеграции используемых микросхем, в т.ч. аналоговых и аналого-цифровых. Часто интеграция микросхем позволяет не только обеспечить миниатюризацию и сократить себестоимость

РЭА, но и увеличить функциональность аппаратуры. С другой стороны, интеграция аналоговых и аналого-цифровых микросхем достигается благодаря растущим возможностям микроэлектронной отрасли: «усложнению» технологических процессов производства СБИС и росту библиотек аналоговых IP-блоков. Рисунок 1 в общих чертах показывает факторы, стимулирующие увеличение степени интеграции аналоговых СБИС.

Направления прогресса технологий для аналоговых и цифровых СБИС несколько различаются. Для цифровых СБИС решающее значение имеет

уменьшение длины канала транзистора. Для аналоговых схем (за исключением высокочастотных блоков, для которых также важно уменьшение длины канала) важнее наличие широкого базиса устройств, точность моделей устройств и наличие статистических моделей для анализа по методу Монте-Карло. С процесса 0,35–0,6 мкм стремительно начинает развиваться проектирование смешанных аналого-цифровых схем. Можно наблюдать явный рост фабрик, которые предлагают процессы, ориентированные на производство аналоговых или аналого-цифровых СБИС. Сегодня это не только средние игроки, как например XFAB Semiconductor AG или Tower&Jazz, но и такие лидеры рынка как TSMC, UMC и т.д. В целом можно говорить о некоем жизненном цикле продукта под названием «технологический процесс». Возьмем для иллюстрации процесс 180 нм. Он появился около 1999 г. и первые годы позиционировался как процесс для производства цифровых СБИС. Появлялись новые процессы с проектными нормами 130, 90 нм, и он терял позиции. Но при этом он не исчезал из портфолио фабрик, а обрстал новыми опциями (элементами) и позиционировался уже как процесс для производства, например, СБИС АЦП и ЦАП, СБИС радиоприемных устройств со значительной цифровой «начинкой». В настоящее время несколько фабрик, добавив в высоковольтные МОП-транзисторы, предлагают его уже и для интеллектуальных систем управления питанием или электродвигателями. Добавление



Рис. 1. Факторы развития специализированных аналоговых и аналого-цифровых микросхем

опции кремний-германиевых биполярных транзисторов позволяет создавать схемы для частотных диапазонов, ранее доступных только для GaAs-устройств с гораздо меньшим уровнем интеграции. Такой же алгоритм развития можно было наблюдать на нормах 0,35 или 0,6 мкм. При этом «захват» аналоговыми блоками современных цифровых процессов (90, 65, 45 нм) происходит еще быстрее. Примером могут служить микросхемы GPS-приемников, реализованные по 65-нм технологии. Так, у фабрики GlobalFoundries 65 нм — уже полноценный процесс для проектирования радиочастотных СБИС с наличием индуктивных, варакторов и расширенными моделями транзисторов. Рисунок 2 иллюстрирует эту тенденцию.

Еще один важный вопрос в свете проблемы ускорения создания сложных аналоговых и аналого-цифровых СБИС — использование IP-блоков. Конкуренция на рынке требует уменьшения цикла проектирования СБИС. Маршрут проектирования цифровых СБИС хорошо формализован и поэтому также хорошо автоматизирован за исключением первой стадии (разработка RTL-модели). С маршрутом разработки аналоговых СБИС дела обстоят не так хорошо, и потому цикл создания такой микросхемы в общем случае занимает большее время. Как минимум требуется еще одна итерация после измерения и исследования первых образцов, направленная на устранение ошибок, которые обусловлены сложностью верификации аналоговых СБИС и неточностью моделей и/или пост-топологических экстракций. Для уменьшения количества этих самых «повторных» изготовлений, а также для сокращения времени, потраченного собственно на проектирование, служат библиотеки готовых и опробованных в «кремнии» IP-блоков АЦП, ЦАП, генераторов, PLL и т.д. Количество фирм, предлагающих аналоговые и/или цифровые IP-блоки для СБИС, неизменно растет. Помимо этого и сами компании, разрабатывающие и изготавливающие СБИС, также заботятся о росте подобных собственных библиотек.

Развитие «библиотечного» рынка в настоящее время привело к тому, что можно достаточно быстро собрать из уже готовых опробованных блоков сложную аналого-цифровую СБИС. В этом случае проектное время затрачивается только на разработку системного уровня (включая архитектуру будущей СБИС), подбор IP-блоков, разработку и верификацию схемы верхнего уровня. Риск ошибки будет нести, в основном, схема верхнего уровня.

	0,35um	0,25um	0,18um	0,13um	0,11um	65nm	55nm	40nm	28nm
MIM	✓	✓	✓	✓	In Development	✓	✓	In Development	In Development
Inductor Kits	Basic Device Only	Basic Device Only	✓	✓		✓	✓		
Varactors	✓	✓	✓	✓		✓	✓		
RF Spice Models	✓	✓	✓	✓		✓	✓		
Physical Design Kits	✓	✓	✓	✓		✓	✓		

Рис. 2. Перечень опций технологических процессов

Таким образом, кажется вполне обоснованным использование IP-блоков, что ускоряет создание специализированной СБИС, параметры которой функционально отвечают требованиям технического задания.

Однако использование при проектировании специализированной ИМС только готовых IP-блоков имеет ряд недостатков и не позволяет создать продукт, превосходящий конкурентов по всем параметрам. Первое ограничение, с точки зрения использования IP-блоков, относится к применяемому технологическому процессу. Речь идет не только о фабрике и проектных нормах, но иногда и об используемых опциях, которые могут или входить в противоречия с опциями других IP, или удорожать производство СБИС. Второе ограничение, справедливое не только для цифровых (микроконтроллеров), но и для смешанных СБИС, заключается в том, что большинство представленных на рынке IP являются блоками общего применения и, соответственно, доступны и используются большинством компаний на рынке. Это обстоятельство не способствует повышению конкурентоспособности продукции на рынке, т.к. получается, что все микросхемы, построенные на стандартных IP-блоках, имеют одинаковые параметры. Есть некоторое исключение из сказанного выше. Например, IP-блоки таких интерфейсов как Ethernet10/100/1000 или USB. Они должны четко соответствовать стандартам. Такие блоки не используют экстра-опций и позволяют быстро оснастить микроконтроллер требуемым набором внешних интерфейсов.

Для аналоговых/смешанных СБИС использование стандартных IP-блоков ограничивается еще и тем, что для получения конкурентного преимущества как по цене, так и по параметрам аналоговая/смешанная СБИС должна быть оптимизирована по площади, потреблению и т.д. Т.е. при сохранении тех же или лучших характеристик площадь СБИС и потребление требуется уменьшить, а набор экстра-опций —

сократить. Уменьшение площади напрямую связано с оптимизацией топологии СБИС. Ее плотность необходимо максимально увеличить, а для этого не обойтись без адаптации блоков в составе микросхемы. Резюмируя пояснения к использованию IP-блоков, следует сказать, что построение аналоговой или аналого-цифровой микросхемы только из готовых IP-блоков приведет к неоптимальному решению с точки зрения площади, потребления и, возможно, значений функциональных параметров.

Постоянно растущая сложность устройств, повышение интеграции как аналоговых, так и цифровых частей аналого-цифровых схем, различные маршруты проектирования от верификации до топологии приводят к тому, что разработку приходится вести двум различным группам инженеров. Для формирования технических требований проекта, его декомпозиции на модули, разрешения конфликтных ситуаций при обсуждении межмодульных интерфейсов и последующей интеграции крупных аналоговых и цифровых модулей в одной СБИС требуется тесное взаимодействие участников проекта.

В настоящее время оптимальным способом проектирования подобных СБИС является тесная кооперация групп разработчиков: аналоговых, цифровых, системных. Выбор аналоговых и цифровых команд с высоким экспертным уровнем, поиск компромиссов, определение и переопределение в ходе проекта круга задач, которые возложены на соответствующие аналого-цифровые модули, быстрый совместный поиск решения возникающих проблем позволяет в короткие сроки создавать СБИС с высокими конкурентными характеристиками.

В качестве примера рассмотрим проект СБИС, предназначенной для удаленного доступа к данным различных видов счетчиков, в котором компания ЗАО «ПКК Миландр» принимала участие как разработчик всех аналого-




Рис. 3. Блок-схема специализированной аналого-цифровой СБИС и функциональная схема РЧ-модуля

вых модулей. На рисунке 3 приведена укрупненная структурная схема СБИС.

В состав СБИС входят: модуль радиочастотного тракта, модуль тракта НЧ, предназначенного для передачи информации по силовым линиям питания (narrowband power line communication), модуль цифровой обработки сигналов, состоящий из набора модуляторов/демодуляторов, микроконтроллер, память и модуль управления питанием, в который входят импульсные и линейные преобразователи напряжения.

Каждый из модулей представляет собой отдельную сложную СБИС. Например, в модуль РЧ входят две ФАПЧ, малошумящий усилитель, смеситель, фильтры с регулируемой полосой, АЦП, ЦАП, усилитель мощности и схемы, формирующие опорные напряжения и токи.

Минимизация размеров и, главное, стоимости побуждает интегрировать все модули на одной подложке, в одном корпусе, в одном технологическом процессе. Необходимо подчеркнуть, что дополнительным преимуществом такого подхода является то, что часть сигналов, формируемых в одном модуле, можно использовать в другом, избегая тем самым дублирования блоков, уменьшая общую площадь и количество внешних элементов. В данном случае ярким примером такого «симбиоза» модулей является блок опорного генератора, ФАПЧ

тактового сигнала, а также не показанные на рисунке блоки формирования опорных токов и напряжений. Так, например, опорный генератор, использующий внешний кварцевый резонатор, входит в РЧ-модуль, однако его выходной сигнал можно использовать во всех остальных модулях. Та же ситуация с ФАПЧ тактового сигнала: располагаясь топологически внутри РЧ-модуля, ФАПЧ может предоставлять тактовый сигнал для всех остальных модулей СБИС. Источники опорных напряжений и токов могут формировать сигналы как для модуля РЧ, так и НЧ.

Как правило, проектирование СБИС такой сложности начинается системный архитектор, основной задачей которого является согласование требований к СБИС с заказчиком, декомпозиция СБИС на крупные модули, выбор корпуса, технологического процесса и фабрики. Вторым шагом архитектора является предъявление требований к модулям, проработка интерфейсов между ними, если необходимо, анализ стандартов, регулирующих интерфейс СБИС с внешней средой. Поскольку системный архитектор старается максимально увеличить число функций и поддерживаемых стандартов, проектирование аналоговых и смешанных модулей становится нетривиальной задачей.

Рассмотрим для примера параметры РЧ-модуля, спроектированного компа-

нией ЗАО «ПКК Миландр», структура которого представлена на рисунке 3.

Тракт приема:

- диапазон входной несущей частоты 150 МГц...1 ГГц;
- полоса обрабатываемого сигнала: 12,5 кГц...1,2 МГц;
- минимальный общий системный коэффициент шума: 4 дБ (коэффициент шума малошумящего усилителя: 2 дБ);
- мгновенный динамический диапазон по внутриполосным сигналам: 70 дБ; по внеполосным — до 100 дБ;
- МШУ имеет три ступени усиления, у НЧ-усилителя — регулируемый коэффициент усиления в диапазоне 0–24 дБ;
- ФНЧ 3-го порядка с тремя установками частоты среза.

Тракт передачи позволяет использовать для сложных видов модуляции (OFDM) квадратурный способ модуляции посредством ЦАП и повышающего смесителя, а для ЧМ — ФАПЧ, что уменьшает потребление устройств при модуляции простого вида. Тракт передачи содержит:

- усилитель мощности с полосой 150 МГц...1 ГГц и регулируемой выходной мощностью –18...20 дБм и шагом регулировки 3 дБ;
- ФАПЧ с дробным коэффициентом деления, с сеткой до 152 Гц и полосой до 400 кГц;
- 12-бит $\Sigma\Delta$ -ЦАПы прямого и квадратурного каналов, позволяющие формировать полосу до 1,2 МГц;
- ФНЧ третьего порядка с регулируемым коэффициентом усиления и полосой среза.

Кроме основных устройств РЧ-модуль содержит температурный датчик, 10-бит АЦП последовательного приближения, детектор среднеквадратичного значения радиосигнала, который облегчает работу алгоритма АРУ, генератор опорной частоты на базе внешнего кварцевого резонатора. Требование обеспечения минимального количества внешних компонентов побуждает интегрировать в модуле петлевые фильтры и ГУНЫ обеих ФАПЧ, а жесткие ограничения по площади устройства приводят к тому, что многие активные и пассивные устройства (элементы ФНЧ, например) разделяются по времени между трактами приема и передачи.

При проектировании тракта НЧ (PLC-модема) использовались базовые блоки АЦП и ЦАП, идентичные блокам РЧ-тракта, а опорные напряжения, токи и частота тактирования брались из РЧ-модуля, что существенно сократило количество внешних компонентов и общую площадь кристалла. При проектировании модуля НЧ системным разработчиком указывались стандарты, которым должно соответствовать

устройство (PRIME, G3-PLC и т.д.), а также модели линий и внешних устройств. В результате модуль НЧ имеет следующие параметры.

Приемный тракт:

- чувствительность: –95 дБВ;
- мгновенный динамический диапазон: 70 дБ, полный: 100 дБ;
- полоса до 550 кГц, отключаемый ФВЧ с частотой среза 150 кГц;
- усилитель с регулировкой усиления 0–40 дБ с шагом 1 дБ.

Передающий тракт:

- размах выходного напряжения — до 5,5 В на нагрузке 25 Ом и 2 В на нагрузке 1 Ом;
- программируемый коэффициент передачи — до 21 дБ с шагом 1 дБ;

– EVM для OFDM-сигнала при нагрузке LISN PRIME: –40 дБ;

– THD для нагрузки LISN PRIME: –65 дБ.

Также в модуле осуществляется оценка уровня сигналов на разных стадиях приемного тракта с помощью пикового детектора и АЦП последовательного приближения, идентичного установленному в РЧ-тракте.

Разработка столь сложных модулей в приемлемые сроки возможна только при наличии у команды разработчиков высокого экспертного уровня и большого количества наработок, в т.ч. IP-блоков. Так, в данном проекте в качестве АЦП последовательного приближения и температурного датчика использовались опробованные

IP-блоки, но все остальные блоки проектировались заново с учетом требований оптимизации по параметрам, площади и потреблению. При проектировании модулей были приложены усилия по повторному использованию блоков из одного модуля в другом.

Таким образом, подход, подразумевающий использование при проектировании специализированных аналоговых и аналого-цифровых СБИС трех основных принципов, которые были изложены в этой статье, позволяет при существенно меньших временных и стоимостных затратах создавать конкурентоспособные оптимальные микросхемы.