5

Новый процессор ЦОС компании ЗАО "ПКК Миландр"

Равиль Волков, Станислав Афанасьев, Сергей Шумилин

В статье рассматривается новый 16-разрядный микропроцессор ЦОС разработанный компанией ЗАО "ПКК Миландр" в рамках работы по импортозамещению микропроцессора TMS320C546 фирмы TI. Отображены основные особенности реализации микропроцессора, приведены его характеристики производительности и обозначены основные направления развития серии 16-разрядных микропроцессоров ЦОС построенных на базе данного ядра.

омпания ЗАО "ПКК Миландр" спещиализируется в области разработки электронной элементной базы для аппаратуры специального назначения. Сейчас разработана и серийно выпускается линейка 8-разрядных микроконтроллеров серии 1886ВЕ, микросхемы памяти, микросхемы различных проводных интерфейсов, синтезаторы частот, микросхемы источников вторичного напряжения. Все микросхемы поставляются с военной приемкой. Компания ведет также разработку новой линейки 16разрядных процессоров цифровой обработки сигналов.

Разработка ЦОС процессора ведется в компании за свой счет, что, к сожалению, несколько увеличивает сроки проекта. Разработка началась в 2006 году, но только в начале 2008 года на новом процессоре, а точнее на ПЛИС модели будущего кристалла, были выполнены реальные задачи цифровой обработки. В качестве аналога был выбран процессор ЦОС целочисленной арифметики фирмы TI серии C54x. Концепция новых разработок компании "Миландр" не позволяет "сдирать" топологию у иностранных аналогов. Поэтому разработка велась с нуля, в качестве исходных данных были взяты обычные спецификации на микросхемы с этим ядром, которые и послужили неким аналогом технического задания.

Даже имея всю документацию на этот процессор, имеющуюся в свободном доступе, к сожалению, узнать точно, как устроены и функционируют те или иные узлы, невозможно. Документация описывает поведение кристалла с точки зрения программиста, а не разработчика данного кристалла. В общих чертах стали понятны принципы работы конвейера, арбитража памяти, но точные принципы их работы были неизвестны. Поэтому в разработке применен принцип конечной программной совместимости, чтобы реализуемые ранее программы выполнялись на новом процессоре с тем же конечным результатом, но могли иметь отличия по ходу выполнения и допустимые отклонения по скорости работы. Кроме того, в разработке необходимо было избегать решений, сложно реализуемых в рамках дизайн центра, в частности использования специфической памяти ОЗУ с двойным доступом. Это, в конечном итоге, и привело к появлению нового российского микропроцессора, программно совместимого с TMS320C54x, но отличающегося от него архитектурными и схемотехническими решениями (рис. 1).

Основные характеристики:

- Улучшенная архитектура организации внутренних шин с тремя отдельными 16-битовыми шинами памяти данных и одной шиной памяти программ.
- 40-битовый арифметико-логический модуль (арифметико-логическое устройство), включающий 40битовое циклическое сдвиговое устройство и два независимых 40-битовых аккумулятора.
- 17х17-битовый параллельный умножитель, совмещенный с 40-

- битовым специализированным сумматором, выполняющий в одном цикле (без конвейеризации) операцию умножения с накоплением (МАС).
- Модуль сравнения, выбора и хранения (CSSU) для операции сложения/сравнения и выбора в операторе Viterbi.
- Кодер экспоненты, для вычисления значения экспоненты 40-битового аккумулятора в одном такте.
- Два генератора адреса с восемью вспомогательными регистрами адресной арифметики.
- Адресное пространство 192 К 16битных слов (64К слов программ, 64К слов данных, 64К слов вводавывода).
- Встроенное расслоенное ОЗУ с одинарным доступом с разделением на банки четных и нечетных адресов
- Повторение одной команды и повторение блока операций программного кода.
- Команды с 32-разрядными длинными словами.




Рис. 1. Структура процессора

Таблица	1. Результать	ы сравнения	производи <u>те</u>	льности процессоров С54 (Миландр) и С54x(TI)
Тест	Миландр С54, тактов на функцию	TI C54x, тактов на функцию	Сравнение производи- тельности	Пояснение
abias	103403	100192	-3,20%	Автокорреляция положительных нормализованных векторов со смещением нуля экспоненциальной части
arct2	447699	451122	0,76%	4-квадрантный арктангенс вектора
add	24329	23720	-2,57%	Сложение векторов
araw	17136	17109	-0,16%	Автокорреляция положительных векторов
atant	164931	165968	0,62%	Арктангенс вектора
aubias	48083	48366	0,59%	Автокорреляция положительных нормализованных векторов без смещения нуля экспоненциальной части
bexp	16523	16244	-1,72%	Максимальная экспоненциальная часть элементов вектора
cbias	162387	158717	-2,31%	Автокорреляция нормализованных векторов со смещением нуля экспоненциальной части
cfft32	127527	111582	-14,29%	Комплексное прямое БПФ над 32-разрядными числами с основанием 2
cfft	167575	155750	-7,59%	Комплексное прямое БПФ над числами с основанием 2
cfir	2367171	2629819	9,99%	Комплексный КИХ-фильтр прямого типа
convol	84011	82314	-2,06%	Свертка
craw	156419	152877	-2,32%	Автокорреляция векторов
cubias	177451	174812	-1,51%	Автокорреляция нормализованных векторов без смещения нуля экспоненциальной части
decim	113154	113735	0,51%	КИХ-фильтр с децимацией
dlms	30931	30961	0,10%	LMS КИХ-фильтр с задержкой
expn	47235	47527	0,61%	Экспоненциальная часть вектора
fir	276043	278685	0,95%	КИХ-фильтр прямого типа
firlat	298204	305632	2,43%	Прямой Lattice КИХ-фильтр
firs2	570131	603612	5,55%	Симметричный КИХ-фильтр прямого типа
firs	642877	664037	3,19%	Симметричный КИХ-фильтр прямого типа (оптимизированный)
fl2q	49313	49604	0,59%	Преобразование числа из float в Q15
hilb16	14425	14438	0,09%	16-битный КИХ-преобразователь Гильберта
iir4	20599	20895	1,42%	БИХ каскад прямого типа 2 с 4 коэффициентами на биквад
iir5	23010	23511	2,13%	БИХ каскад прямого типа 2 с 5 коэффициентами на биквад
iir32	54815	56486	2,96%	32-битный БИХ каскад прямого типа 2 с 5 коэффициентами на биквад
iir51	24778	25285	2,01%	БИХ каскад прямого типа 1 с 5 коэффициентами на биквад
interp	935233	909831	-2,79%	Интерполяция
ldiv16	294200	297307	1,05%	Знаковое векторное деление
log2	84051	84868	0,96%	Нахождение двоичного логарифма
log10	81659	82373	0,87%	Нахождение десятичного логарифма
logn	49363	49873	1,02%	Нахождение натурального логарифма
maxidx	13659	13656	-0,02%	Нахождение номера максимального значения массива
maxval	9235	9230	-0,05%	Нахождение максимального значения массива
minidx	10435	10430	-0,05%	Нахождение номера минимального значения массива
minval	9235	9230	-0,05%	Нахождение минимального значения массива
mmul	91123	91600	0,52%	Перемножение матриц
mul32	45416	45823	0,89%	32-разрядное умножение
nblms	1169027	1172207	0,27%	Нормализованный блочный LMS фильтр
ndlms	1962271	1848835	-6,14%	Нормализованный LMS фильтр с задержкой
neg32	25123	25408	1,12%	32-битное векторное отрицание
neg	22555	22676	0,53%	16-битное векторное отрицание
power	9331	9337	0,06%	Сумма квадратов элементов массива
q2fl	46952	47383	0,91%	Преобразование из формата Q15 во float
rand16	7698827	7797488	1,27%	Генератор массива случайных чисел
recip	72461	73213	1,03%	Нахождение обратной величины
rfft	50949	47909	-6,35%	Вещественное прямое БПФ над числами с основанием 2
rifft	26681	25367	-5,18%	Вещественное обратное БПФ над числами с основанием 2
sine	27339	27460	0,44%	Синус массива
sqrtv	77177	55537	-38,97%	Вычисление корня квадратного
sub	23940	23584	-1,51%	Вычитание элементов векторов

- Команды с чтением двух и трех операндов (бинарные и тернарные).
- Арифметические команды с параллельным сохранением и параллельной загрузкой.
- Условные команды.
- Быстрый возврат из прерывания.

Периферийные устройства на кристалле:

- Встроенный тактовый генератор с фазовой автоподстройкой от внутреннего или внешнего генератора.
- Полнодуплексный последовательный порт с поддержкой 8- и 16-битовых передач.
- Буферизированный последовательный порт с поддержкой 8-, 10-, 12-, 14- и 16-битовых передач.
- Один 16-битовый таймер.
- Управление внешними выводами входа-выхода (XIO) для блокирования внешней шины данных, адресной шины и сигналов управления.
- Трехуровневое управление потребляемой мощностью.
- Логика эмуляции на кристалле на основе стандарта IEEE 1149.1 (JTAG).

В ЦСП реализован эластичный конвейер — передача данных на следующий ярус определяется только его готовностью принять данные и готовностью самих данных независимо от возможности исполнения операций предыдущих или последующих ярусов. Значительно переработана и подсистема памяти. Оригинальный процессор имеет память с двойным доступом. В новой разработке реализована многобанковая память с одинарным доступом. Таким образом, если требуются одновременно два доступа в один банк памяти, то выполняется остановка конвейера на один такт, для того чтобы извлечь оба операнда за два такта. Такое решение позволило значительно сократить размер схемы за счет использования более простой памяти, но и снизило производительность процессора на задачах критичных к числу обращений в память.

Тестирование кристалла проводится на наборе стандартных математических примеров библиотеки DSPLib. Обработка производится над элементами векторов. Результаты сравнения времени (в машинных тактах) выполнения различных задач приведены в таблице 1.

В рамках развития серии основанной на новом процессорном ядре в 2008 году будет выпущен кристалл функционально эквивалентный




Рис. 2. Структура ИС контроллера интерфейса Ethernet

ТМS320C546. Микропроцессор будет адаптирован для возможности расширения ОЗУ за счет внешней памяти на базе микросхем памяти 1645РУ1У. В настоящее время заканчивается и разработка микросхемы контроллера интерфейса Ethernet (рис. 2) со скоростями передачи 10 Мбит/с при использовании модуля физического уровня (РНУ) и 10/100 Мбит/с при использовании внешнего модуля РНУ.

Особое внимание было уделено подсистеме тестирования и отладки. Как и в оригинальном микропроцессоре отладка осуществляется через интерфейс JTAG. Но структура JTAG интерфейса в оригинальном чипе была переработана. Таким образом, для того чтобы обеспечить возмож-

ность проведения отладки в рамках стандартного набора (CodeComposer Studio + TDSP510), также потребовалось переработать драйвер аппаратного эмулятора, чтобы он обеспечивал связь между средой разработки и новым кристаллом.

В дальнейшем развитие серии будет связано с расширением набора периферийных блоков процессора. К нему будут добавлены блоки ЦАП и АЦП разрядностью до 12 бит, схемы интерфейсов USB и т.д.

Образцы новых микросхем планируется получить и протестировать в июле-августе 2008 года. После этого они будут бесплатно предоставляться заинтересованным предприятиям для испытаний в своих разработках.

